Synthèse ASIC
(page d'accueil)
[ Exercice 1
Incrémenteur
]
[ Exercice 2
Style
]
[ Exercice 3
Synthétisabilité
]
[ Exercice 4
Echangeur
]
[ Exercice 5
Maximum
]
[ Exercice 6
DES
]

Optimisation d'un module cryptographique

1. Spécification d'un module de chiffrement

L'algorithme DES (pour Data Encryption Standard) permet de chiffrer des blocs de données de 64 bits avec une clé de 56 bits. Il est standardisé par le NIST : FIPS 46. Etudiez l'implémentation de ce module : des.tgz. Lancez la simulation, et observez que le résultat est comparé à l'aide de diff, à la fois en chiffrement et en déchiffrement, à une implémentation de référence (openssl en l'occurrence). Quand vous vous sentez à l'aise avec le code, écrivez un script de synthèse pour la technologie 130 nm de STMicroelectronics. Tracez la courbe surface = f( vitesse ). Quelle conclusion peut-on en tirer ?

2. Optimisation du module DES

Modifiez l'architecture du code VHDL pour optimiser la fréquence de fonctionnement. Avant synthèse de votre architecture optimisée, Validez en lançant la suite de non-regression utilisant ModelSim. Indice : une ROM (Read-Only Memory) 64 x 4 bits mesure environ 4000 microns carrés et a un temps de propagation d'environ 0,6 nanosecondes.