

TELECOM
ParisTech



Une école de l'IMT

ELECINF102 : Processeurs et Architectures Numériques

Logique séquentielle

Guillaume Duc

guillaume.duc@telecom-paristech.fr



Plan

La bascule D

La logique séquentielle synchrone

Applications


En SystemVerilog

TD : Exercices

La bascule D

Élément de base de la logique séquentielle

- Bascule D, flipflop, dff, registre ...
- Une entrée particulière : l'horloge **clk**
- L'horloge est symbolisée par un triangle
- Fonctionnement
 - À chaque front montant de l'horloge **clk** (passage de 0 → 1) l'entrée **D** est copiée (échantillonnée, mémorisée) sur la sortie **Q**
 - Entre deux fronts d'horloge, la sortie **Q** ne change pas



La bascule D


Table de vérité de la bascule D

D	clk	Q	
0	↑	0	copie de D sur Q
1	↑	1	copie de D sur Q
×	0	Q	Q conserve sa valeur
×	1	Q	Q conserve sa valeur
×	↓	Q	Q conserve sa valeur

La bascule D


Le registre

- Un registre est un ensemble de bascules fonctionnant en parallèle
 - Exemple un registre 4 bits




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple




La bascule D

Exemple



La bascule D


Contraintes temporelles



- La donnée doit être stable au front d'horloge :
 - Avoir atteint sa valeur t_{su} avant le front d'horloge (*setup*)
 - Cette valeur doit être maintenue t_h après le front d'horloge (*hold*)
- Si ces temps ne sont pas respectés, le fonctionnement de la bascule n'est plus garanti
- La copie de l'entrée sur la sortie se fait avec un retard de t_{co} (*clock to output*)

La bascule D



Contraintes temporelles



- t_{su} : temps de pré-positionnement
- t_h : temps de maintien
- t_{co} : temps de propagation

Exemples d'applications

Registre à décalage





Plan

La bascule D

La logique séquentielle synchrone

Applications

En SystemVerilog

TD : Exercices


La logique combinatoire

Rappels

- La sortie d'une fonction combinatoire ne dépend que de ses entrées
 - Pour les mêmes entrées on obtient **toujours** les mêmes sorties
- Permet de construire des opérateurs
 - Logiques
 - Arithmétiques


La logique séquentielle

- Le temps de propagation t_p est non nul. Durant ce temps :
 - La sortie n'est pas valide
 - On ne peut pas modifier les entrées
- Comment enchaîner plusieurs calculs ?




La logique séquentielle

- On maintient les entrées stables au moins pendant t_p




La logique séquentielle

- On maintient les entrées stables au moins pendant t_p
- En mémorisant les entrées




La logique séquentielle

- Quand le résultat est prêt (après au moins t_p) :
 - La sortie peut être mémorisée (pour être utilisée ailleurs)
 - On peut au même instant modifier les entrées




La logique séquentielle

- On utilise donc le même signal de synchronisation
 - La même horloge



La logique séquentielle




La logique séquentielle synchrone

Règles

- Tout bloc combinatoire est entouré par des registres (bascules D)
- Les registres sont synchrones
 - Ils utilisent le même signal d'horloge
 - L'horloge doit arriver en même temps
 - Pas de combinatoire sur l'horloge
- La période de l'horloge doit être compatible avec le temps de propagation de la logique combinatoire

La logique séquentielle

Fréquence de fonctionnement




$$T_{clk} > t_{co} + t_{crit} + t_{su}$$

- t_{crit} est le temps du chemin critique c'est-à-dire le temps de propagation du chemin combinatoire le plus long

La logique séquentielle

Fréquence de fonctionnement



$$F_{max} = \frac{1}{t_{co} + t_{crit} + t_{su}}$$

- t_{crit} est le temps du chemin critique c'est-à-dire le temps de propagation du chemin combinatoire le plus long

Séquencer les traitements


Répéter plusieurs fois le même calcul



- Comment effectuer plusieurs fois le même calcul sans dupliquer les opérateurs?

Séquencer les traitements

Mémoriser et réutiliser le même bloc combinatoire



- Mémoriser les résultats intermédiaires
- Reboucler sur la partie combinatoire

Séquencez les traitements



La valeur initiale ?

- Un signal extérieur est utilisé pour forcer l'état des bascules
 - À zéro : *reset*
 - À un : *preset*
- Sa valeur peut être prise en compte
 - Uniquement lors d'un front montant d'horloge (*synchrone*)
 - En permanence (*asynchrone*)
- Son effet (remise à zéro) peut se produire
 - Lorsqu'il vaut 1 (*actif à l'état haut*)
 - Lorsqu'il vaut 0 (*actif à l'état bas*)

Séquencez les traitements


Le reset asynchrone

- Un signal connecté directement aux bascules
- Son action est indépendante de l'horloge
- En général global pour tout le circuit



Séquencez les traitements

Le reset synchrone



- Vient de la logique combinatoire qui précède les bascules
- Son action n'est effective qu'au front de l'horloge
- C'est une remise à zéro fonctionnelle

Séquencer les traitements


Le reset synchrone

- Comment construire un reset synchrone en utilisant les portes logiques de base ?

Séquencez les traitements


Le reset synchrone

- Comment construire un reset synchrone en utilisant les portes logiques de base ?



Logique séquentielle synchrone

Résumons



- Utilisation de bascules D synchrones pour mémoriser les variables internes et les sorties
- La sortie d'une fonction séquentielle dépend de ses entrées et de son état précédent
- L'état initial doit être forcé par un signal extérieur



Plan

La bascule D

La logique séquentielle synchrone

Applications


En SystemVerilog

TD : Exercices

Exemples d'applications

Le Pipeline


- Une fonction combinatoire F de temps de propagation t_p
- Les entrées sorties peuvent être synchrones tant que $t_p < T_{CLK}$
 - Où T_{CLK} est la période d'horloge



Exemples d'applications

Le Pipeline


- On décompose F en deux fonctions combinatoires F_1 et F_2 de temps de propagation t_{p1} et t_{p2}
 - On s'arrange pour avoir $t_{p1} < t_p$ et $t_{p2} < t_p$
- Les entrées sorties peuvent être synchrones tant que $t_{p1} + t_{p2} < T_{CLK}$



Exemples d'applications

Le Pipeline

- On peut échantillonner la sortie de la fonction F_1
- Les entrées sorties peuvent être synchrones tant que $t_{p1} < T_{CLK}$ et $t_{p2} < T_{CLK}$
- On peut donc réduire la période de l'horloge (augmenter la fréquence)



Exemples d'applications

Le Pipeline

- Le pipeline permet d'augmenter la fréquence de fonctionnement
- On a augmenté la taille du circuit (ajout des bascules, modification de la partie combinatoire)
- On a augmenté la latence initiale



Plan

La bascule D

La logique séquentielle synchrone

Applications

En SystemVerilog

TD : Exercices

La bascule D

■ Fonctionnement

- Toujours, à chaque montant front d'horloge, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

La bascule D

■ Fonctionnement

- Toujours, à chaque montant front d'horloge, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk)
    q <= d;
```

La bascule D

La remise à zéro asynchrone actif à l'état haut

- Toujours, à chaque front montant d'horloge *ou* si le reset devient actif (front montant du signal)
 - Si le reset est actif (1), forcer la sortie à zéro
 - Sinon, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk or posedge reset)
    if (reset)
        q <= 1'b0;
    else
        q <= d;
```

La bascule D

La remise à zéro asynchrone actif à l'état bas

- Toujours, à chaque front montant d'horloge *ou* si le reset devient actif (front descendant du signal)
 - Si le reset est actif (0), forcer la sortie à zéro
 - Sinon, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk or negedge nreset)
    if (!nreset)
        q <= 1'b0;
    else
        q <= d;
```

La bascule D

La remise à zéro synchrone actif à l'état haut

- Toujours, à chaque front montant d'horloge
 - Si le reset est actif (1), forcer la sortie à zéro
 - Sinon, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk)
  if (reset)
    q <= 1'b0;
  else
    q <= d;
```

La bascule D

La remise à zéro synchrone actif à l'état bas

- Toujours, à chaque front montant d'horloge
 - Si le reset est actif (0), forcer la sortie à zéro
 - Sinon, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk)
  if (!nreset)
    q <= 1'b0;
  else
    q <= d;
```

Un registre de 4 bits

```
logic[3:0] d;  
logic[3:0] q;  
  
always @(posedge clk)  
    q <= d;
```


Un compteur module 16

```
logic[3:0] q;  
  
always @(posedge clk)  
    q <= q + 1;
```

- Remarque : on ne connaît pas l'état initial
 - Il faudrait ajouter un signal de reset (voir exemples précédents)

Un registre à décalage

Affectations simultanées

```
logic a, b, c, d;

always @(posedge clk)
begin
    b <= a;
    c <= b;
    d <= c;
end
```

```
logic a, b, c, d;

always @(posedge clk)
begin
    d <= c;
    c <= b;
    b <= a;
end
```

- Dans un bloc les affectations sont faites simultanément
- L'ordre n'a donc pas d'importance et les deux codes sont équivalents
 - À **droite** d'une affectation <=, l'état **avant** le front
 - À **gauche** d'une affectation <=, l'état **après** le front

Plan

La bascule D

La logique séquentielle synchrone

Applications

En SystemVerilog


TD : Exercices

Bascule D avec enable

- Nous voulons construire une bascule D munie d'un signal reset synchrone actif à l'état haut
 - Cette bascule sera munie d'un signal supplémentaire d'activation enable
 - Si le signal enable vaut 1, la bascule fonctionne normalement
 - Si le signal enable vaut 0, la bascule est gelée, la sortie Q garde sa valeur même après un front montant de l'horloge
1. Faites un schéma a base de portes simples et d'une bascule D
 2. Écrivez le code SystemVerilog équivalent

Bascule D avec enable

Solution partielle (sans reset)



Bascule D avec enable

Solution

- Toujours, à chaque front montant d'horloge
 - Si le reset est actif (1), forcer la sortie à zéro
 - Sinon, si le signal enable est actif, copier l'entrée sur la sortie
- Le reste du temps, la sortie ne change pas

```
always @(posedge clk)
    if (!nreset)
        Q <= 1'b0;
    else if (enable)
        Q <= D;
```

Parallélisation

- Nous recevons une séquence de données `data_in` codées sur 1 bit (*série*)
 - À chaque cycle d'horloge un signal `en_in` indique si le bit `data_in` est une donnée valide
 - Nous voulons transformer cette séquence en séquences de données `data_out` de 4 bits (*parallèle*), accompagnées d'un signal `en_out` indiquant si la donnée `data_out` est valide
1. Réalisez un chronogramme montrant un exemple de transmission
 2. Déterminez le ou les signaux supplémentaires nécessaires au fonctionnement du dispositif
 3. Déterminez les éléments logiques nécessaires à la réalisation du dispositif
 4. Faites un schéma
 5. Écrivez le code SystemVerilog équivalent

Sérialisation

- Réception d'une séquence de données de 4 bits `data_in`
 - À chaque cycle d'horloge un signal `en_in` indique si le bit `data_in` est une donnée valide
 - Transformer cette séquence en séquences de données `data_out` de 1 bit, accompagnées d'un signal `en_out` indiquant si la donnée `data_out` est valide
1. Choisissez les conditions fonctionnement (oubliées dans l'énoncé)
 2. Réalisez un chronogramme montrant un exemple de transmission
 3. Déterminez le ou les signaux supplémentaires nécessaires au fonctionnement du dispositif
 4. Déterminez les éléments logiques nécessaires à la réalisation du dispositif
 5. Faites un schéma
 6. Écrivez le code SystemVerilog équivalent

Détecteur de front montant

- Dans le cours nous avons indiqué que l'horloge, signal global prédéfini, est l'unique signal pouvant être utilisé comme entrée de synchronisation sur une bascule
 - À chaque étape, construire un schéma puis un code en SystemVerilog
1. Comment peut on faire pour détecter d'un cycle à l'autre de l'horloge, qu'un signal est passé de l'état 0 à l'état 1 ?
 2. Comment garantir que le signal généré dure exactement un cycle ?
 3. Comment modifier le montage pour détecter indifféremment un changement d'état de 0 à 1 ou de 1 à 0 ?
 4. À quoi peut servir ce genre de montage ?

Filtrage à moyenne glissante

- Nous recevons une séquence de données codées sur 8 bits
 - À chaque étape, construire un schéma, puis un code SystemVerilog
1. Réalisez un filtre calculant la somme des 4 derniers échantillons reçus
 2. Réalisez un filtre calculant la moyenne des 4 derniers échantillons reçus
 3. Optimisez la structure pour limiter le nombre d'additionneurs nécessaires à moins de 3