



Institut  
Mines-Télécom

# Principe de conception d'un circuit numérique

langage SystemVerilog

Jean-Luc Danger, Tarik Graba



# Plan

## Introduction à la conception

### Les langages HDL

Les niveaux de représentation

Le RTL

### SystemVerilog

Bases

Représenter la structure

Représenter le comportement



Les types de données

# Etapes de conception pour chaque filière

reprogrammable


À concevoir 1 fois

existant



	logiciel	ASIC Standard cell	FPGA
Algorithme	Logiciel CPU	Logiciel SoC	Logiciel SoC
Architecture	CPU existe	Code HDL	Code HDL
Logique		Netlist	Netlist
transistors		schémas portes	circuit existe
masques		Lay-out portes	
		Lay-out global	
fonderie		Fonte + test	

# Flot de conception d'un circuit numérique





# Plan

Introduction à la conception

## Les langages HDL

Les niveaux de représentation

Le RTL

## SystemVerilog

Bases

Représenter la structure

Représenter le comportement

Les types de données

## HDL

- **HDL: Hardware Description Language.**
- Langage de description du matériel.

## HDL

Ces langages doivent permettre deux choses :

- Modéliser/Simuler
- Concevoir/Réaliser

# HDL: Une représentation textuelle

## L'inverseur

```
and( S , A , B )
```

une porte logique



# HDL: Une représentation textuelle

## L'inverseur

$$S = A \& B$$

son comportement



# Plan

Introduction à la conception

Les langages HDL

Les niveaux de représentation

Le RTL

SystemVerilog

Bases


Représenter la structure

Représenter le comportement

Les types de données


# Description physique

- Les matériaux
- Les dimensions
- ...




# Description structurelle

- Des composants
- Des connexions
- ...




# Description comportementale

- Décrire la fonction réalisée.
- ...



# Niveaux de description


- Des vues différentes pour les mêmes objets.
- Passage d'une description à l'autre:
  - Manuel
  - Automatique



# Niveaux de description

## Synthèse logique

Comportement → Structure





# Plan

Introduction à la conception

Les langages HDL

Les niveaux de représentation

Le RTL

SystemVerilog

Bases

Représenter la structure


Représenter le comportement


Les types de données



## RTL

- **RTL: Register Transfer Level.**
- Le niveau transfert entre registres.





- Décrire ce qui se passe à chaque coup d'horloge.
- Les algorithmes doivent être exprimés en terme de séquences exécutées à chaque cycle d'horloge.

# Pourquoi le niveau RTL?

- Suffisamment haut niveau pour représenter “simplement” tout système synchrone.
  - chemin de données
  - contrôle, MAE
  - ...
- Il existe des outils automatiques
  - Synthèse logique puis physique.



# Plan

Introduction à la conception

Les langages HDL

Les niveaux de représentation

Le RTL

SystemVerilog

Bases

Représenter la structure

Représenter le comportement

Les types de données



# Plan

Introduction à la conception

Les langages HDL

Les niveaux de représentation

Le RTL

SystemVerilog

Bases

Représenter la structure

Représenter le comportement

Les types de données

# Syntaxe

- Fichiers texte d'extension `.sv`
  - `(.v)` pour le Verilog
- Les commentaires sont les mêmes qu'en C
  - `//` pour commenter une ligne.
  - `/* ... */` pour commenter un bloc.
- Les instructions se terminent par un point-virgule `;`
- un bloc est délimité par `begin ... end`

# Oui c'est un langage informatique ...

Fichier texte hello.sv

```
module foo ( );  
  
initial  
  
begin  
    // $display est une tache système  
    $display("hello world");  
  
end  
  
endmodule
```


- vlib work
- vlog hello.sv
- vsim -c foo
- qverilog hello.sv



# Le module

- L'élément de base de tout code SystemVerilog.
- Il représente le circuit ou l'un de ses sous blocs.
- Tout code SystemVerilog décrivant un circuit doit appartenir à un module.

# Le module




Un module doit avoir:

- Un nom pour l'identifier.
- Une interface décrivant ses entrées sorties.
- Une description.

# Le module

## Syntaxe

Commence par `module` et se termine par `endmodule`



```
module Mon_module ( /* interface */);  
  
    // description  
  
endmodule
```

# Le module

## L'interface

Deux façon de faire:

```
// style verilog 2001
module mon_module ( input      a,
                    input [7:0] b,
                    output [7:0] c,
                    output logic d
                    );

    // description
    ....

endmodule
```

```
// style verilog 95
module mon_module ( a,b, c, d);

    input      a;
    input [7:0] b;
    output [7:0] c;
    output      d;
    logic      d;

    //description
    ....

endmodule
```

# Les valeurs logiques

Pour représenter les différents états dans un circuit électronique, en SystemVerilog on utilise les 4 états suivant:

- 0: l'état logique 0/faux.
- 1: l'état logique 1/vrai.
- x/X: l'état inconnu ou conflit.
- z/Z: haute impédance (nœud flottant).

# Les nœuds

Les nœuds servent à décrire les interconnexion entre différents éléments d'une représentation structurelle.

On utilise le type `wire` .

```
wire a;           // déclare un noeud, a, sur 1 bit
wire b, c, d;     // déclare trois noeuds, b, c, et d, sur 1 bit chacun
wire [7:0] data; // déclare un bus de 8 noeuds data.
```

Les nœuds ne sont pas modifiable dans un processus.

# Les variables

Les variables sont utilisées dans les processus.  
Elles sont de type `logic`

```
logic a;           // déclare une variable, a, sur 1 bit  
  
logic b, c, d;     // déclare trois variables, b, c, et d, sur 1 bit chacun  
  
logic [7:0] result; // déclare un mot de 8 bits.
```

# Les bus

Un ensemble de nœuds ou de variables logiques peuvent être regroupées dans un bus (vecteur de plusieurs bits).

```
logic [7:0] A; // déclare un vecteur de 8 bits de type logic.  
wire [1:8] B; // déclare un vecteur de 8 bits de type wire.  
  
A[4] = ... ; // le bit n° 4 de A  
B[0] = ... ; // Attention le bit 0 n'existe pas  
  
A[7:4] = ... ; // Le demi-octet de poids fort de A  
B[1:4] = ... ; // Le demi-octet de poids fort de B  
A[0:3] = ... ; // Erreur ne correspond pas à l'ordre de déclaration  
  
A[5 -: 4] = ... ; // 4 bits de A à partir de la position 5 (5,4,3,2)  
B[5 +: 4] = ... ; // 4 bits de B à partir de la position 5 (5,6,7,8)
```

[Plus de détails, section 11.5.1 de la norme](#)





# Plan

## Introduction à la conception

## Les langages HDL

Les niveaux de représentation

Le RTL

## SystemVerilog

Bases

**Représenter la structure**

Représenter le comportement


Les types de données

# Les instances

On peut décrire un module structurellement en:

- instanciant des sous modules.
- définissant les interconnexions

```
module top (  
    input a, b,  
    output c1,d1,  
    output c2,d2  
);  
// interconnexions  
wire c0, d0;  
  
// structure  
mon_module inst0 (.a(a), .b(b),  
                  .c(c0), .d(d0));  
mon_module inst1 (.a(c0), .b(d0),  
                  .c(c1), .d(d1));  
mon_module inst2 (.a(c0), .b(d0),  
                  .c(c2), .d(d2));  
  
endmodule
```



# Pourquoi faire du structurel?

- Pour découper une module complexe en sous modules plus simple.
  - Chemin de données/Contrôle.
  - Découpage fonctionnel
- Pour réutiliser un module existant.
  - qu'on a conçu.
  - qu'on nous a donné.
- Pour se partager le travail en équipe.
  - Comme pour les développement logiciel.



# Plan

Introduction à la conception

Les langages HDL

Les niveaux de représentation

Le RTL

SystemVerilog

Bases

Représenter la structure

Représenter le comportement

Les types de données

# Les processus

**always** : Processus exécuté de de façon continue.  
Nécessite une liste de sensibilité ou des points d'arrêt explicites.

**initial** : Processus exécuté qu'une fois en début de **simulation** (temps 0).

Les instructions dans un processus sont exécutées de façon séquentielle.

L'ordre d'exécution des processus n'est pas spécifié.

# Les affectations

- <= Affectation différée
- = Affectation immédiate

## Exemple

```
// a= 0, b=1, c=2  
  
...  
  
b <= a;  
  
c <= b;  
  
// à la prochaine synchro.  
  
// explicite @/# ou implicite  
  
// a=0, b=0, c=1
```


```
// a= 0, b=1, c=2  
  
...  
  
b = a;  
  
c = b;  
  
// à la prochaine instruction  
  
// a=0, b=0, c=0
```

# La liste de sensibilité

La liste de sensibilité est la liste des signaux (nœuds et variables) dont la modification déclenche un processus.

## Exemple

```
module mux21(  
    input s,  
    input a, b ,  
    output logic o  
);  
  
always @(s,a,b)  
    if (s) o <= a;  
    else o <= b;  
  
endmodule
```




## La liste de sensibilité

On peut aussi préciser le type d'événement:

- passage de 0 à 1 (posedge)
- passage de 1 à 0 (negedge)

### Exemple

```
module mux21(  
    input clk,  
    input d,  
    output logic q  
);  
  
always @( posedge clk )  
    q <= d;  
  
endmodule
```





# La liste de sensibilité

## Importance

Une liste incomplète peut entrainé un comportement non désiré.

```
module mux21(  
    input  s,  
    input  a, b ,  
    output logic o  
);  
  
always @(a,b)  
    if (s) o <= a;  
    else  o <= b;  
  
endmodule
```

- Si l'entrée *s* est la seule à changer de valeur, la sortie *o* gardera la sa valeur.
- Ce n'est plus un multiplexeur.

# La liste de sensibilité

## Liste de sensibilité automatique

Pour éviter d'oublier des éléments de la liste de sensibilité, on peut utiliser la liste de sensibilité automatique “ @\* ”.

```
module mux21(  
    input s,  
    input a, b ,  
    output logic o  
);  
  
// équivalent à @(s,a,b)  
always @(*)  
    if (s) o <= a;  
    else o <= b;  
  
endmodule
```

- La liste de sensibilité contient automatiquement tout les signaux utilisés (lus).

# Spécialisation des processus

Pour que le designer précise son intention au moment où il écrit le code, trois versions de `always` existent:

- `always_comb` : pour décrire de la logique combinatoire.
- `always_ff` : pour décrire de la logique séquentielle synchrone.

# Les structures de contrôle

Dans un processus on peut utiliser des structures de contrôle classiques:

- de test ( if , else , case )
- de boucle ( for , repeat , while , forever )

Des structures de synchronisation:

- attendre un événement ( @ )
- attendre un temps ( # )
- attendre un état ( wait )

# Les if

```
...  
if (A == 0)  
    //<une instruction>  
else  
    //<une autre>  
...  
if (A == 0)  
begin  
    // plusieurs instructions  
    // ...  
end
```

# Les case

```
int V;  
  
...  
case (V)  
  3 :  
    // une instruction  
  4 : begin  
    // plusieurs instructions  
    ...  
end  
default:  
    // Si aucun des cas prévus  
endcase
```

# La synchronisation

```
...  
  
// attendre un front montant de clk  
@(posedge clk) ;  
  
...  
  
// attendre 10 ns  
#10ns ;  
  
// attendre 23 unités de temps  
#23 ;  
  
// attendre 10 font descendant de clk  
repeat(10) @(negedge clk) ;
```

# Les opérateurs

## Arithmétiques et logiques

- +, \*, -, /, \*\*, ++, --
- &, |, ^, &&, ||
- >>, <<
- >>>, <<<

## Conditionnel

- ? :

## Comparaison

- ==, != <, <=, >, >=
- ===, !==

## Autres

concaténation: {}

duplication: {{{}}

Plus de détails section “11.3 Operators” de la norme



## Les affectations continues

Parfois on veut affecter le résultat d'un calcul à un nœud (wire).  
On utilise pour cela une affectation continue.

### Exemple

```
module mux (  
    input a,b,s,  
    output o  
);  
  
// affectation continue  
assign o = s? a : b;  
  
endmodule
```

- o est réévalué si a, b ou s change.

On ne peut modéliser que de la logique combinatoire avec le

affectations continues



# Plan

## Introduction à la conception

## Les langages HDL

Les niveaux de représentation

Le RTL

## SystemVerilog

Bases

Représenter la structure

Représenter le comportement

Les types de données

# Les types

---

<code>shortint</code>	type à 2 états, entier signé 16 bits
<code>int</code>	type à 2 états, entier signé 32 bits
<code>longint</code>	type à 2 états, entier signé 64 bits
<code>byte</code>	type à 2 états, entier signé 8 bits ou caractère ASCII
<code>bit</code>	type à 2 états, taille variable

---

<code>logic</code>	type à 4 états, taille variable
<code>reg</code>	type à 4 états, taille variable ( $\equiv$ <code>logic</code> )
<code>integer</code>	type à 4 états, entier signé 32 bits

---

<code>shortreal</code>	Nombre flottant, équivalent d'un float en C
<code>real</code>	Nombre flottant, équivalent d'un double en C

---

# Signe

Les entiers peuvent être interprétés comme signés ou non signés:

```
int unsigned A;      // entier non signé sur 32bits  
logic signed [7:0] B; // entier signé sur 8 bits
```

# Représentation des entiers

## Représentation de la forme

[signe] [taille ' [s] base ] <valeur>

```
22      // entier sur 32 bits

5'd22   // entier de 5bits en décimal

5'b10110 // entier de 5bits en binaire

5'b1_0110 // On peut mettre des _

5'h16   // entier de 5bits en hexadécimal

'd22    // entier d'une certaine taille en décimal

...

5'sd22  // entier sur 5 bits qui est interprété comme signé
        // ici -10 !

6'sd22  // entier sur 6 bits qui est interprété comme signé
        // ici +22 !
```

# Les tableaux

```
logic [7:0] A [0:255]; // Tableau de 256 mots de 8 bits

logic [7:0] B [0:7][0:7]; // Matrice 8x8 mots de 8 bits

...

logic [31:0] V [0:255]; // Tableau de 256 mots de 32 bits

logic [3:0][7:0] W [0:255]; // Tableau de 256 mots de 32 bits
                                // chaque mot est composé de 4 octets

W[0]      ... // le 1e mot de 32 bits
W[0][3]   ... // l'octe de poids fort de W[0]
W[0][3][7] ... // le bit poids fort de W[0]
```

- Les indices à gauche sont dits pacqués (ceux des bus)
- Les indices à droite sont dits non pacqués (tableaux)

# Les énumérations

SystemVerilog dispose de types énumérés. On les déclare en utilisant le mot clé `enum`.

```
// Sans préciser le type les valeur prises sont des int
// Par défaut rouge=0, vert=1, bleu=2
enum {rouge, vert, bleu} couleur;

...

couleur = vert;

couleur = 3; /* ERREUR !*/

...

if( couleur == vert )

...

// Sur 2 bits 4 valeurs possibles
enum logic[1:0] {HAUT,BAS,GAUCHE,DROITE} dir;
```

# Les types personnalisés

Le mot clef `typedef` permet de définir des types personnalisés.

```
typedef logic[31:0] word;  
  
word a, b;
```

Il n'est cependant pas toujours obligatoire.  
Par exemple avec une `enum`.

```
typedef enum {T, F} bool;  
  
enum {IDLE, START, GO, END} state_t;  
  
state_t state, n_state;
```