Renaud Pacalet

Clef publique GnuPG Clef publique SSH RSA Clef publique SSH DSA

Né le 01 février 1964 à Chamalières (Puy de Dôme) Nationalité française Marié Diplômé ENST Paris promotion 1988 Laboratoire SoC CICA, BP 193, 2229 route des Crêtes F-06904 Sophia-Antipolis Cedex Tel : +33 (0) 4 9300 8402 Fax : +33 (0) 4 9300 8200

Expérience professionnelle

Depuis septembre 2003 : Directeur d'études, responsable du laboratoire Systems on Chip de l'ENST à l'Institut Eurécom (Sophia-Antipolis).

• Animation du laboratoire, coordination d'activités d'enseignement et de recherche.
• Méthodes et outils de spécification, conception et validation de systèmes intégrés.
• Assistance au raffinement et à l'abstraction de modèles pour les systèmes intégrés.
• Sécurité matérielle des systèmes intégrés : résistance aux attaques par les canaux cachés, confidentialité et intégrité des bus mémoire.
• Enseignement de la conception des systèmes intégrés au sein de la filière Real time and Embedded Systems de l'Institut Eurécom.
• Responsable de la spécialité "Systèmes embarqués" du master recherche "STIC" de l'ENST et de l'Université de Nice Sophia-Antipolis.
• Encadrement de thèses, stages, projets d'étudiants.
• Gestion et participation aux contrats de recherche industrielle (Texas Instruments, STMicroelectronics, ...).
• Membre du conseil scientifique de l'Institut Eurécom.

1996 à 2003 : responsable du groupe "Systèmes Intégrés", département Communications et Electronique de l'ENST Paris.

• Animation du groupe, coordination d'activités d'enseignement et de recherche.
• Enseignement de l'électronique numérique et de la micro-électronique, encadrement d'élèves doctorants et de thèses professionnelles de mastères, animation de sessions de formation continue, responsable de l'option de troisième année "Electronique des Systèmes de Télécommunication".
• Gestion et participation aux contrats de recherche industrielle (VLSI Technology Europe, Laboratoires d'Electronique Philips, projets européens et nationaux).
• Coopération avec le Laboratoire d'études des Interactions Véhicule - Infrastructure - Conducteur (LIVIC) dans le cadre d'un programme de recherche sur les systèmes de transport intelligents.

1993 à 1995 : ingénieur d'études - département Electronique de l'ENST.

• Développement, pour le compte des Laboratoires d'Electronique Philips, du circuit ASIC de décodage MPEG2 de validation du projet Européen EUREKA 625.
• Etude et développement de deux circuits ASIC de compression d'image MPEG2 temps réel (estimation de mouvement) pour le compte des Laboratoires d'Electronique Philips.
• Enseignement de l'électronique numérique et de la micro-électronique.
• Support logiciel et matériel UNIX.

1991 à 1992 : ingénieur de R&D - département Electronique de l'ENST.

• Développement d'un circuit ASIC d'extraction de transformations géométriques d'images pour le compte des Laboratoires d'Electronique Philips.
• Etude théorique de l'analyse de précision des opérateurs de calcul numérique VLSI. Mise au point d'une méthode d'analyse formelle du bruit de calcul.
• Responsable de la participation de l'ENST au projet Européen EUREKA 625 VADIS (compression et décompression d'images animées à haut débit).
• Enseignement de l'électronique numérique et de la micro-électronique.

1990 : service militaire dans la marine nationale sur le Bâtiment Atelier Polyvalent Jules Verne (Djibouti) en qualité d'informaticien du bord.

1989 : ingénieur de R&D - département Electronique de l'ENST. Développement du circuit d'estimation de mouvement Thomson STV3220.

1988 : traducteur - Editions Masson. Traduction en français d'ouvrages scientifiques et techniques.

Quelques publications

• Chapitres de livres
  • Jean-Marc BLOSSEVILLE and Renaud PACALET. Scénario de déploiement de la route automatisée, chapitre 6. IST-Diffusion - LCPC, 2001.
• Articles de revues
  • S. Guilley, L. Sauvage, F. Florent, V. Vong, Ph. Hoogvorst and R. Pacalet. Evaluation of Power-Constant Dual-Rail Logics Counter-Measures against DPA with Design-Time Security Metrics. IEEE Transactions on Computers, sep. 2010.
  • S. Guilley, S. Chaudhuri, L. Sauvage, P. Hoogvorst, R. Pacalet and G. M. Bertoni. Security Evaluation of WDDL and SecLib Countermeasures against Power Attacks. IEEE Transactions on Computers, nov. 2008.
  • S. Guilley, F. Flament, R. Pacalet, P. Hoogvorst, and Y. Mathieu. Secured CAD Backend Flow for Power-Analysis Resistant Cryptoprocessors. IEEE Design & Test of Computers, nov. 2007.
  • S. Guilley, Ph. Hoogvorst and R. Pacalet. A Fast Pipelined Multi-Mode DES Architecture Operating in IP Representation. Integration, the VLSI Journal, jul 2007.
  • L. Apvrille, P. de Saqui-Sannes, R. Pacalet and A. Apvrille. Un environnement de conception de systèmes distribués basé sur UML. Annals of the Telecommunications, nov 2006.
  • Sylvain GUILLEY and Renaud PACALET. SoC security : a war against sidechannels. Annals of the Telecommunications, aug. 2004.
  • S. Mancini and R. Pacalet. LUX: A Heterogeneous Parallel Computer Dedicated to Ray Tracing. Parallel and Distributed Computing Practice, Special issue Parallel and Distributed Computer Graphics, sep. 2000.
• Articles de colloque avec actes
  • E. Amador, R. Knopp, V. Rezard and R. Pacalet. Hybrid Iteration Control on LDPC Decoders. Sixth International Conference on Wireless and Mobile Communications, ICWMC 2010, sep. 2010.
  • E. Amador, R. Knopp, R. Pacalet and V. Rezard. On-the-fly syndrome check for LDPC decoders. Sixth International Conference on Wireless and Mobile Communications, ICWMC 2010, sep. 2010.
  • E. Amador, R. Knopp, V. Rezard and R. Pacalet. Dynamic Power Management on LDPC Decoders. IEEE Annual Symposium on VLSI, ISVLSI 2010, jul. 2010.
  • D. Knorreck, L. Apvrille and R. Pacalet. Formal System-level Design Space Exploration. The 10th annual international conference on New Technologies of Distributed Systems (NOTERE'2010), jun. 2010.
  • D. Knorreck, L. Apvrille and R. Pacalet. An Interactive System Level Simulation Environment for Systems- on-Chip. Embedded Real Time Software and Systems (ERTS2'2010), may 2010.
  • C. Schmidt-Knorreck, R. Knopp and R. Pacalet. Hardware Optimized Sample Rate Conversion for Software Defined Radio. WSR 2010, 6th Karlsruhe Workshop on Software Radios, mar. 2010
  • E. Amador, V. Rezard and R. Pacalet. Energy Efficiency of SISO Algorithms for Turbo-Decoding Message-Passing LDPC Decoders. VLSI-SoC, oct. 2009.
  • D. Nussbaum, C. Moy, J. Martin, B. Mercier and R. Pacalet. Open Platform for Prototyping of Advanced Software Defined Radio and Cognitive Radio Techniques. 12th Euromicro Conference on Digital System Design, DSD 2009, aug. 2009.
  • E. Amador and R. Pacalet. Optimum LDPC decoder: a memory architecture problem. Design Automation Conference - DAC 2009, jul. 2009.
  • C. Jaber, A. Kanstein, L. Apvrille, A. Baghdadi, P. Le Moënner, R. Pacalet. High-Level System Modeling for Rapid HW/SW Architecture Exploration. International Symposium on Rapid System Prototyping - RSP 2009, jun. 2009.
  • L. Su, S. Courcambeck, P. Guillemin, C. Schwarz and R. Pacalet. SecBus: Operating System Controlled Hierarchical Page-Based Memory Bus Protection. Design Automation & Test in Europe - DATE 2009, apr. 2009.
  • S. Guilley, F. Flament, Y. Mathieu and R. Pacalet. Security Evaluation of a Balanced Quasi-Delay Insensitive Library. Conference on Design of Circuits and Integrated Systems - DCIS 2008, nov. 2008.
  • N. Muhammad, R. Rasheed, R. Pacalet, R. Knopp and K. Khalfallah. Flexible Baseband Architectures for Future Wireless Systems. Euromicro Conference on Digital System Design - DSD 2008, sep. 2008.
  • S. Guilley, L. Sauvage, J.-L. Danger, N. Selmane and R. Pacalet. Silicon-level solutions to counteract passive and active attacks. Workshop on Fault Tolerance and Detection in Cryptography - FDTC 2008, aug. 2008.
  • R. Muhammad, L. Apvrille and R. Pacalet. Evaluation of ASIPs Design with LISATek. International Symposium on Systems, Architectures, MOdeling and Simulation - SAMOS 2008, jul. 2008.
  • R. Muhammad, L. Apvrille and R. Pacalet. Application Specific Processors for Multimedia Applications. International Conference on Computational Science and Engineering - CSE 2008, jul 2008.
  • N. Muhammad, K. Khalfallah, R. Knopp and R. Pacalet. Reconfigurable DSP Architectures for SDR Applications. International Conference on Electronics, Circuits and Systems - ICECS 2007, dec. 2007.
  • A. M. Hayar, R. Pacalet and R. Knopp. Cognitive radio Research and Implementation Challenges. Asilomar Conference on Signals, Systems and Computer, nov. 2007.
  • S. Guilley, Ph. Hoogvorst, R. Pacalet and J. Schmidt. Improving Side-Channel Attacks by Exploiting Substitution Boxes Properties. International Conference on Boolean Functions: Cryptography and Applications (BFCA), may 2007.
  • L. Apvrille, W. Muhammad, R. Ameur-Boulifa, S. Coudert and R. Pacalet. A UML-based Environment for System Design Space Exploration. 13th IEEE International Conference on Electronics, Circuits and Systems (ICECS'2006), dec 2006.
  • S. Mazaré, R. Pacalet and J.-L. Dugelay. Using GPU for fast block-matching. Proceedings of EUSIPCO 2006, 14th European Signal Processing Conference, sep 2006.
  • W. Muhammad, L. Apvrille, R. Ameur-Boulifa, S. Coudert and R. Pacalet. Abstract Application Modeling for System Design Space Exploration. Euromicro Conference on Digital System Design, aug 2006.
  • R. Rasheed, A. Menouni and R. Pacalet. Reconfigurable Viterbi Decoder for Mobile Platform. 7th IFIP International Conference on Mobile and Wireless Communications Networks (MWCN), sep 2005.
  • S. Guilley, P. Hoogvorst, Y. Mathieu and R. Pacalet. The "backend duplication" method. Workshop on Cryptographic Hardware and Embedded Systems, aug 2005.
  • S. Guilley, P. Hoogvorst and R. Pacalet. Differential power analysis model and some results. Proceedings of CARDIS 04, Sixth Smart Card Research and Advanced Application IFIP Conference, aug 2004.
  • S. Guilley, P. Hoogvorst, Y. Mathieu, R. Pacalet and J. Provost. CMOS structures suitable for secured hardware. Proceedings of DATE 2004, Design, Automation and Test in Europe Conference and Exposition, feb 2004.
  • JM. Blosseville and R. Pacalet. Deployment Path For a 'Route Automatisée' Project in a French Metropolitan Transportation Context. World Congress on Intelligent Transport Systems, nov 2000.
  • S. Mancini and R. Pacalet. LUX: An Heterogeneous Function Composition Parallel Computer for Graphics. Euro-Par, aug 1999.
  • C. Miro Sorolla, N. Darbel, R. Pacalet and V. Paquet. A VLSI architecture for image geometrical transformations using an embedded core based processor. Applications-Specific Systems, Architecture and Processors, jul 1997.
  • R. Pacalet, A. Lafage, N. Darbel, P. Tychon, A. Bellier, C. Dejean, C. Dutein, E. Fert, S. Haas, S. Laberl, B. Lievre, L. Simon and J. Talayssat. A real time MPEG2 Main Profile, Main Level Motion Estimator Chipset. International Solid-State Circuits Conference, feb 1997.
  • O. Colavin, A. Artieri, JF. Naviner and R. Pacalet. A dedicated circuit for real time motion estimation. Euro-ASIC, may 1991.

Page maintained by Renaud Pacalet
Last modification : 06/10/2010